Family list

5 application(s) for: JP9321596

Sorting criteria: Priority Date Inventor Applicant Ecla

Publication DE69735659 (T2) - 2007-05-10

1 Differential signal generating circuit having current spike

suppressing circuit

Inventor: TAKIGUCHI TOMIO [JP] Applicant: NEC ELECTRONICS CORP [JP]

EC: H03K17/041B IPC: H03K17/04; H03K17/041; H03K17/16; (+10)

Priority Date: 1996-05-30

on info:
Differential signal generating circuit having current spike

suppressing circuit

Inventor: TAKIGUCHI TOMIO [JP] Applicant: NEC CORP [JP]

EC: H03K17/041B IPC: H03K17/04; H03K17/041; H03K17/16; (+7)

Publication EP0810732 (A2) - 1997-12-03 Priority Date: 1996-05-30 EP0810732 (A3) - 1999-07-21

EP0810732 (B1) - 2006-04-12

DIFFERENTIAL SIGNAL GENERATION CIRCUIT

Inventor: TAKIGUCHI TOMIO Applicant: NEC CORP

EC: H03K17/041B IPC: H03K17/04; H03K17/04; H03K17/16; (+10)
Publication JP9321596 (A) - 1997-12-12 Priority Date: 1996-05-30

info: JP3045071 (B2) - 2000-05-22
DIFFERENTIAL SIGNAL GENERATING CIRCUIT HAVING

CURRENT SPIKE SUPPRESSING CIRCUIT

Inventor: TAKIGUCHI TOMIO [JP] Applicant: NEC CORP [JP]

EC: H03K17/041B IPC: H03K17/04; H03K17/041; H03K17/16; (+7)

Publication KR100242221 (B1) - 2000-02-01 Priority Date: 1996-05-30 info:

Differential signal generating circuit having current spike suppressing circuit

Inventor: TAKIGUCHI TOMIO [JP]

Applicant: NEC CORP [JP]

EC: H03K17/041B IPC: H03K17/04; H03K17/041; H03K17/16; (+8)

Publication US5986463 (A) - 1999-11-16 Priority Date: 1996-05-30 info:

Data supplied from the espacenet database - Worldwide

DIFFERENTIAL SIGNAL GENERATION CIRCUIT

Also published as: Publication number: JP9321596 (A) Publication date: 1997-12-12 JP3045071 (B2) Inventor(s): TAKIGUCHI TOMIO + EP0810732 (A2) NEC CORP + Applicant(s): EP0810732 (A3) Classification: EP0810732 (B1) - international: H03K17/04: H03K17/041: H03K17/16: H03K17/687: US5986463 (A) H03K19/0948: H03K17/04: H03K17/16: H03K17/687:

H03K19/0948; (IPC1-7): H03K17/04; H03K17/16; H03K17/687; more >>

- European: H03K17/041B

Application number: JP19960137151 19960530 Priority number(s): JP19960137151 19960530

Abstract of JP 9321596 (A)

PROBLEM TO BE SOLVED: To realize high speed current switching in which the number of elements is reduced, an average current consumption is reduced and the current spike from a current output terminal is reduced. SOLUTION: The differential signal generation circuit acting like outputting a couple of differential signals to select a current path of a switching circuit consisting of a couple of differential transistors(TRs) input terminal an input control signal is provided with pseudo-inverters 13. 14 which drive a couple of the differential TRs so that they are not simultaneously nonconductive by delaying a fall time of either of a couple of the differential signals more than a rise time of the control signal or delaying a rise time of either of a couple of the differential signals more than a fall time of the control signal and providing an output of the delayed signal.

Data supplied from the espacenet database — Worldwide

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-321596

| (43)公開日 | 平成9年(1997)12月12日 |
|---------|------------------|
|---------|------------------|

| (51) Int.Cl.6 | | 識別記号 | 庁内整理番号 | FΙ | | | 技術表示箇所 |
|---------------|---------|------|--------|------|--------|---|--------|
| H03K | 17/687 | | | H03K | 17/687 | H | |
| | 17/04 | | | | 17/04 | E | |
| | 17/16 | | | | 17/16 | H | |
| | 19/0948 | | | | 19/094 | В | |
| | | | | | | | |

審査請求 有 請求項の数6 OL (全 12 頁)


| (21)出願番号 | 特願平8-137151 | (71) 出願人 000004237 | | |
|----------|--------------------|-------------------------|--|--|
| | | 日本電気株式会社 | | |
| (22)出顧日 | 平成8年(1996)5月30日 | 東京都港区芝五丁目7番1号 | | |
| | | (72)発明者 滝口 富男 | | |
| | | 東京都港区芝五丁目7番1号 日本電気 | | |
| | | 式会社内 | | |
| | | (74)代理人 弁理士 京本 直樹 (外2名) | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |

(54) 【発明の名称】 差動信号生成回路

(57) 【要約】

【課題】素子数の少ない構成とすると共に、平均消費電流を少なくし、さらに電流出力端子からの電流スパイク も少なくできるため、高速の電流切換え動作を実現す

【解決手段】入力制御信号に応じて - 対の差動トランジ スタからなるスイッチ回路 18 の電流経路を切り換える ー対の差動信号を出力する差動信号を担断 1.6 とし て、前記一対の差動信号うもの一方に、前記制御信号の 立ち上り時間よりもその信号の立ち下り時間と遅延さ せ、または前記制御信号の立ち下り時間よりもその信号 の立ち上り時間を遅延させて出力することにより、前記 一対の差動トランジスタが同時にオフとならないように 駆動する疑似インバータ13,14を備える。



【特許請求の範囲】

【請求項1】 制御信号に応じて一対の差動トランジス タからなるスイッチ回路の電流経路を切り換える一対の 差動信号を出力する差動信号発生回路において、前記一 対の差動信号うちの一方に、前記制御信号の立ち上り時 間よりもその信号の立ち下り時間を遅延させ、または前 記制御信号の立ち下り時間よりもその信号の立ち上り時 間を遅延させて出力することにより、前記一対の差動ト ランジスタが同時にオフとならないように駆動する出力 遅延回路を備えたことを特徴とする差動信号生成回路。 【請求項2】 制御信号を反転して一方の差動信号とし て出力する反転回路と、前記制御信号を入力して第1、 第2の疑似反転を行いかつ前記制御信号を反転した反転 制御信号を入力して前記第2の疑似反転を行って反転し ない他方の差動信号を出力する疑似インバータとを備 え、この疑似インバータが、前記第1の疑似反転とし て、共通接続したゲートを入力とし共通接続したドレイ ンを出力とした第1のP型およびN型MOSトランジス タを用い、前記第2の疑似反転として、共通接続したゲ ートを入力とし前記第1の疑似反転の出力に接続し共通 接続したドレインを出力端とした第2のP型およびN型 MOSトランジスタを用い、前記各P型トランジスタの ドレインを電源端子に接続し、前記第2のN型MOSト ランジスタのソースを接地し、前記第1のN型MOSト ランジスタのソースを前配第2のP型およびN型MOS トランジスタのドレインに接続した同路からたることを 特徴とする差動信号生成回路。

【請求項3】 疑似インバータは、前記第1のP型トランジスタのドレインを電源端子に接続し、前記各N型M Oトランジスタのソースを接起し、前記第1のP型M Oトランジスタのソースを前記第2のP型およびN型MOトランジスタのソースを前記第2のP型およびN型MOトランジスタのドレインに接続した回路からなる請求項3距离の野態の景や振田路。

【請求項4】 制御信号を反転して出力する反転回路と、前記刷卵信号を入力して第1、第2の延収反転を行いかの前記刷網信号を反転した反転刷御信号を入力して前記第2の延収反転を行って反転しない一方の差動信号を出力する第1の延収インバータと、前記刷網信号を反した反転制作号入力して第1、第2の延収反転を行いかの前記剛解信号を入力して前記第2の延収反転を行って反転しない地方の差断信号を出力する第2の延収 インバータとを疑似インバータとして有する請求項2記載の差動信号と生成回路。

【請永項61 制御信号を順及反転して出力する第1、 第2、第3の反転回路と、この第1の反転回路の出力を 第2の睫板反転の入力とし、前記第2の反転回路の出力 を第100睫板反転の入力とした睫板ノンバータとからな り、前記第3の反転回路の出力を一方の差動信号とする 請求項2または3記載の差勢信号とする 請求項2または3記載の差勢信号と大ወ路。

【請求項6】 制御信号を順次反転して出力する第1.

第2、第3の反転回路と、この第1の反転回路の出力を 第2の疑似反転の入力とし、前記第2の反転回路の出力と を第1の疑似反転の入力とした第1の疑似インバータ と、前記第2の反転回路の出力を第2の疑似反転の入力 とし、前記第3の反転回路の出力を第1の疑似反転の入力 とし、前記第3の反転回路の出力を第1の疑似反転の入 力とした第2の疑似インバータとからなる請求項4記載 の差動信券生成回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野 | 本発明は高速でMOS 差動な イッチのゲート駆動回路となる差動信号生成回路に関 し、特にCMOS 差動スイッチを多数使用 した電流出力 型D / 企変機器における差動スイッチの電流切換え時に 発生する電流スパイクを低減しその消費電力を少なくし た差動信号生成回路に関する。

[0002]

【従来の技術】従来、CMOS回路により高速な差動な イッチを駆動するための差動信号生成回路として、図8 (a)に示す回路がある。この回路は、データの同期を とるためのD型フリップフロップ(以下DFFという) 17と、PchMOSトランジスタMP3、MP4、M P5で構成される差動スイッチ18との間に、差動信号 生成回路16として設けられている。この差動信号生成 回路16は、正相入力INを入力して正相、逆植の相反 する信号のTP,OTNを生成している。

【0003】この差動信号土成回路16としては、図9 (a) に示すように、CMOSインバータ22~24. 42. 43を多段接続した回路が用いられている。この回路は、正相出力のTP側ではインバータ22、24. 32. 43とその段数を偶数側、逆相出力のTN側ではインバータ22。3. 42とその段数を予数回となるようにして所定出力信号を得ていた。なお、インバータの大きさは、インバータ22~24を1とした時、インバータ32が2倍、イバータ42・42・42が3倍とし、トランジグタMP3はチャネル極Wを60μmとし、トランジグタMP4、5はチャネル極Wを60μmとしている。

【0004】また、さらに高速動作の差動スイッチとするためには、図8(b)に示されるように、データ出力として出ቸータ出力Qの他に逆相出力QNを出力させたDFF17Aを用いる場合もある。この逆相出力QNを用いる場合の差動信号生成回路16Aは、正相入力1Nから正相出力のTPの間、逆相入力1Nがから避相出力のTNの間に、それぞれ等価なディジタル信号伝達问路を用いて構成することが出来る。例えば、図9(b)に示すように、正相出力のTPは、正相入力1Nを入力するインバータ22と、差動スイッチ18のトランジスタMP4のゲートを駆動するインバータ42とを直列接続して得、逆相出力のTNは、インバータ23,43を直列接続して得、準相出力のTNは、インバータ23,43を直列接続して得ている。

【0005】 なお、DFF17の回路は、図10 (a) に示すように、PchMOSトランジスタMP31~34、 A、NchMOSトランジスタMP31~34、 インバータ51、52、55、56から構成され、通常用いられるCMのS型Dブリップフロップである。デーダ入力しに入力するデータ信号レベルに対し、正相クロックCKがロウレベルからハイレベルに変化する時に(また逆相クロックCKNには正相クロックCKと遊いベルのクロックが入力される)、データDの信号レベルを瞬時に取り込み、その信号レベルを評けて知りさせている。ここで、インバータの大きさはインバータ2を1として、インバータ51~53が1、5倍、インバータ55~57が0、75倍とし、トランジスタはそのチャネル幅をそれぞれ4mとしている。

【0006】また、図8(b)のDFF17Aにおいて も、正相データ出力Qと逆相データ出力QNについて、 素子数の増加を少なくして等価な出力信号を実現できる ようにしている。このDFF17Aの回路は、図10 (b)に示すように、インバータ51の出力に、インバ ータ36,53,57と、Pch,NchMOSトラン ジスタMP35,36、MN35,36とからなるラッ チ部を付加している。

【〇007】さらに、差動スイッチ18については、定 電流源となるPchMOSトランジスタMP3と、電流 切換え用PchMOSトランジスタMP4、5とで構成 される。このトランジスタMP4、5は差動情号生成回 路16の正相出力OTP、逆相出力OTNに接続され、 その信号レベルでロウレベル側の信号が入力されている トランジスタMP4またはMP5に電流を流すようにし ている。

【0008】 この差動スイッチ18に供給される差動信 号生成回路16の正相出力のTP、逆相出力のTNの信 外の立上り、立下り時間を観繁し、電波出力端子10、 10Nに電波スバイクの発生を少なくするために、図9 (c) に示す回路も用いられている。この回路は、19 95年Custom Integrated Circuits Conference (CICC) のダイジェストペーバ10、5、1の論文 "A 350-MS/S 3.3~V 8-bit CMOS D/A Converter Using a Delayed DrivingScheme " (以下文献1という)に説明されている。

【0009】この図9(c)の回路は、構成する素子が図9(b)と同様のものであるが、信号出力回路のP c h、N c h M OS トランジスタM P 2 1, 2 2 M N 2 1, 2 2 のゲート電極は、それぞれ異った信号で駆動されるようにしている。すなわち、トランジスタM P 2 1, 2 2 のゲート電極は、図9 (a) と同様エインバータ 2 2, 2 3 の出力に接続され、トランジスタM N 2 1, 2 2 の光力・地環域、図1, 2 2 の光力・光極を表入力 I N N、I N にそれぞれ接続されている。このような接続によりP c h トラ

ンジスタMP21,22はNchトランジスタMN2 1,22の信号に対しインバータ1段分の信号遅れがあることになる。

[0010]

【発明が解除しようとする問題】上述した従来の差動情 号生歳回路の回路を、適宜各トランジスタの大きさを設 定し、その回路動作を過渡無所検証した結果により説明 する。各トランジスタの大きさとしては、そのチャネル 輻Wを示し、そのチャネル長しは製造可能を最小寸法と している。またインバータの大きさは、インバータ 2 1 ~25を1とした時、インバータ 3 1 ~3 4を2倍、イ ンバータ 4 1 ~4 4 を 3 倍、インバータ 5 1 ~5 5 を 1、5 倍、インバータ 5 4 ~5 6 を 0、7 5 倍としてい る。

【0011】図2(a)の差動スイッチ18を数百MH zの高雄園放数で切換える場合、そのトランジスタMP 4、5の動作が瞬間的ではあるが両方に非導通の状態が生ずることがあり、そのため電流出力端子10、10Nに電流スパイクが生する。この電流スパイクはトランジスタMP 4、5のいずれか一方の電流路路が別の電流程路に切換わる時、電流出力端子10、10Nに生ずる電流が定常電流になるまでのセトリング時間を長くする欠点があり、高速に差動スイッチングする動作を妨げている。

【0012】この差動スイッチ18において、MOSトランジスタMP4、5が同時にオンとなるとトランジスタMP4、5が同時にオンとなるとトランジスタMP3のドレイン電圧が上昇し、このボ撃でトランジスタMP4、5のいずれかがオンすると、この蓄積電荷が急激に放電されて、その出力端10、10Nにスバイクを発生する。徒つて、その電流値が定常攻態に安定する迄のトリング時間がかかり、差動スイッチの電流切り換えの高速動作が妨げられるという問題がある。

【0013】まず、図9(a)の差動信号生成回路16 に示すインバータの大きさとしては通常スレショールド 電圧が電販電圧3.3 Vの1/2となるよう各トランジ スタを設定している。このインバータと図10(a)と を図8(a)のように組合わせて、図11(a)、

(b) に示すクロックおよびデータを入力した時の過渡解析検証の結果は、図12 (a) の正相出力のTPの 代、逆相出力のTNのJにそれぞれ示される。この図によると、時刻約30 n Sにおげる電圧波形の交点Pが2.8 V位になっている。つまり、図8 (a) のトランジスタMP4,5のゲート電位は両方が電源電圧3.3 Vに近い値となるため、両トランスタが非導通状態に近い状態になっており、そのため電流出力端子IOには図14 (a) に示す電流スパイクLを生じている。

【0014】その原因は、図9(a)のインバータ段数 の違いにより、正相出力OTP側がインバータ24だけ 多く、その分遅延が多くなり、図のように電圧交点Pが 電源電圧に近い側に生じやすくなるからである。この差 動スインチの各ゲート電圧の高いということは、電圧波 形の立上りが速く、その立下りが遅いということを意味 している。すなわち、両方のトランジスクがPchであ ることにより、立上りが速ければ速くオフし、立下りが 遅ければ遅れてオンとなる。つまり、両方のトランジス タが同時にオフしやすくなり、この逆の場合には両方の トランジスタが同時にオンしている時間が長くなる。

【0015】この点を改善するだめ、PchMOSトランジスタのチャネル幅WをNchMOSトランジスタのチャネル幅WをNchMOSトランジスタのチャネル幅Wと同じ14μmとした場合も、図12

(b) に示すように、時刻30nSにおける正相、逆相 の電圧交点しは1.5V程度しか下らず、図14(b) に示すように、電流スパイクしを生じてしまう。

[0017] この回路による過渡解析検証のシミュレーション結決は、図13 (a) に示される。 すなわち、時間の約25 n、30 n s で再相由力のT P 連相出力のT Nが交差する波形交点P R は同様に改善することが出来たが、図15 (a) のように電流出力網子I Oの能流スパイクI は図I 4 (b) と同様に大きな値が出ている。

【0018】この電流スパイクを改善する手段として、 図9(b)の代りに図9(c)を用いた場合で、回路中 のPch, NchMOSトランジスクMP21, 22, MN21, 22のチャンネル幅Wを14μmとした同路 の過渡解析検証のシミュレーション結果を、図13

(b) に示す。この場合、正相出力OTP、逆相出力O TNが約25ns,30nsで交差する波形交点P,R は同様に0.5V程度に下ることができ、また電流出力 端子IOの電流スパイクLも図15(b)のように小さ くできる。

【0019】しかしこの回路では、図9(c)における PchMOSトランジスタMP21,22がNchMO SトランジスタMN21,22よりもインバータ22, 23分だけ信号が遅れるため、ゲート入力信号が反転する 5%、Pch,NchMOSトランジスタMP21,2 2、MN21,22両方が強硬状態になる場合を生ず る。そのため貫通電流が非常に大きくなるという問題が あり、また図10(b)なDFFも素子数が増加するた め、前述の回路(図9(a),図10(a)を用いた図 8(a)の回路)と比較して欠点が多い。

【0020】これらの回路の過速解析検証のシミュレーション結果は、図16(a)、(b)に示される。すなわち、図9(a)、図10(a)を用いた図の回路では、図16(a)を用いた図のでは、びたってでは、・その消費電流の変化が、ピーク電流3、95mA、平均電流28μAであり、図9(c)、図1の(b)を用いた図8の回路では、図16(b)のように、その消費電流の変化が、ピーク電流6(b)のように、その消費電流の変化が、ピーク電流6.11mA、平均電流354μAとなっている。

【0021】従って、本発明の目的は、一対の差動トラ ンジスタが同時にオフとならないように駆動して、差動 回路の高速駆動をできるようにした差動信号生成回路を 提供することにある。

[0022]

【課題を解決するための手段】本発明の構成は、側御信号に応じて一対の整動トランジスタからなるスイッチ回路の電流経路を切り換える一対の差動信号を出力する差動信号を出力する主動信号を出回路において、前記一対の変動信号うちの・・・一方に、前記制御信号の立ち上り時間よりもその信号の立ち下り時間を遅延させ、または前記制御信号の立ち下り時間よりもその信号の立ち上り時間を遅延させて出力することにより、前記一対の差動トランジスタが同時にオフとならないように駆動する出力遅延回路を備えたことを特徴とする。

【0023】また本発明の差動信号発生回路の構成は、 制御信号を反転して一方の差動信号として出力する反転 回路と、前記制御信号を入力して第1、第2の疑似反転 を行いかつ前記制御信号を反転した反転制御信号を入力 して前記第2の疑似反転を行って反転しない他方の差動 信号を出力する疑似インバータとを備え、この疑似イン バータが、前記第1の疑似反転として、共通接続したゲ ートを入力とし共通接続したドレインを出力とした第1 のP型およびN型MOSトランジスタを用い、前記第2 の疑似反転として、共通接続したゲートを入力とし前記 第1の疑似反転の出力に接続し共通接続したドレインを 出力端とした第2のP型およびN型MOSトランジスタ を用い、前記各P型トランジスタのドレインを電源端子 に接続し、前記第2のN型MOSトランジスタのソース を接地し、前記第1のN型MOSトランジスタのソース を前記第2のP型およびN型MOSトランジスタのドレ インに接続した回路からなることを特徴とする。

【0024】さらに、本発明の疑似インバータは、前記 第1のP型トランジスタのドレインを電源端下に接続 し、前記各ト型MOSトランジスタのソースを構造し、 前記第1のP型MOSトランジスタのソースを前記第2 のP型およびN型MOSトランジスタのドレインに接続 した回路からなることができ、また疑似インバータとし て、制制信号を入力して第 1、第 2 の疑似反転を行いか の前記制制信号を反転した反転制制信号を入力して前記 第 2 の疑似反転を行って反転しない一方の差動信号を 力する第 1 の疑似インバータと、前記制制信号を反転し た反転制制信号人力して第 1、第 2 の疑似反転を行いか つ前記制制信号をを入力して前記第 2 の疑似反転を行っ ないたりない他方の差動信号を出力する第 2 の疑似イン バータとを有するこができる。

[0025]

【発明の実施の形態】以下本発明について図面を参照して説明する。図1 は本発明の一実施の形態のブロック図であり、P型半導体基板上に構成したものとする。この回路も図8に示される回路に適用される。すなわち、データ入力DATAを有するDFF17と、このDFF17の出力に接続する差動信学生成回路16と、この回路16の出力に接続される差動不イッチ18とからなる回路である。

【0026】この差動信号生成回路16は、DFF17 の正相データ出力Qを正相入力1Nとし、これに対応し で正相と信号と逆相の信号を正相出力OTP、逆相出力 OTNとして瞬時に出力している。この差動信号生成回 路16は、図1において、反転回路群15と、第1の疑 似インバータ13と、第2の疑似インバータ14とから 様放される。

【0027】 区転回路難15は、3つのインバータ2 1、31、41を三段直列接続して構成され、インバー タ21の入力は正相入力1Nとなり、インバータ41の 出力を逆相出力のTNとしている。また、第1の疑似インバータ413は、Pch、NchMOSトランジスタM P1、MN1で構成され、それぞれのソース電極は電源 端子VDD、第2の疑似インバータ14の出力に接続され、ゲート電極は共通接続され、第1の疑似インバータ 13の人力としてインバータ31の出力に接続されて で極極も共通接続され、第1の疑似インバータ13の出力として第2の疑似インバータ14の入力に接続されて いる。

【0028】第2の駆似インパータ14は、ゲート電極 密第1の駆似インパータ13の出力に、ソース電極を高 郷端子VDDに接続するPehMOSトランジスタMP 2と、ゲート電極をインパータ21の出力に、ソース電 極を接地端子GNDに接続したNehMOSトランジス タMN2とで構成される。これらトランジスタMP2 MN2の残りのドレイン電機は乗通接続され、この差動 信号生成回路16の逆相出力のTNに接続されている。 【0029】この差動信号士成回路16の動作として、 正和入力1Nから連出出力のTNまでの信号経路の動作 ほ通常のインパータ21、31、41の三段結合である ため、正相入力1Nの信号レベルと逆の信号レベルが適 相出力のTNに出力される。一方、正相入力1Nから正 相出力のTNに出力される。一方、正相入力1Nから にロウレベルが入力された場合、この状態からハイレベルに信号が変化した場合、さらにハイレベルからロウレベルに変化した場合の三状態に分けて説明する。

【0030】まず、正相入力 I Nにロウレベルが入力された場合、インバータ21の出力はイレベルとなるため、このインバータ21の出力をゲート電極に入力した第2の疑似インバータ14のトランジスタMN2は轉通となる。第1の疑似インバータ13は、入力をインバータ31の出力としているためロウレベルが入力され、トランジスタMN1が評通、トランジスタMN1が非導通となる。このため第1の疑似インバータ13の出力には、電源端子V D D の電位に近いハイレベルの信号が出力される。この出力には、第2の疑似インバータ14のトランジスタMP2のゲート電場に入力されるか、このトランジスタMP2は非導通となる。後つて、トランジスタMN2が導通、トランジスタMP2は非導通となるので、正相出力のTPには接地端子の電位に近いロウレベル信号が出力される。

【0031】次に、この状態から正相入力 I Nの信号レベルがハイレベルに信号が変化した場合、インパータ2 I の出力はロウレベルをが十るため、この信号を入力とする第2の駆似インバータ14のトランジスタM N 2 は逆に非導退となる。第1の駆似インバータ13も逆に・ランジスタM P 1 が非常となる。この時第2の駆似インバータ14のトランジスタM P 2はそのゲート電極とドレイン電極がおおよそ 報絡された状態となる。

【0032】ところで、第1の疑似インバータ13の出 力であるトランジスタMP1、MN1のドレイン電極電 位の変化は、ドレイン電極に付随する寄生容量とトラン ジスタMN1のソース電極の接続点の寄生容量の大小で 決まるが、通常差動信号生成回路16の信号出力段に相 当する後者の寄生容量の方が大きい。従って、トランジ スタMP1、MN1のドレイン電板接続点の電位が、ト ランジスタMN1のソース電極接続点側の電位に引かれ ることになる。このトランジスタMN1のソーツ電極の 接続点電位はそれまでロウレベルであったので、トラン ジスタMN1のドレイン電極の接続点電位もロウレベル 側に下っている。この接続点は第2の鬃似インバータ1 4のトランジスタMP2のゲート電極にも接続されてい るため、このトランジスタMP2は非導通から導通とな る。これにより正相出力OTPの信号レベルは、トラン ジスタMP2, MN2がそれぞれ導通、非導通となって ハイレベル側に変化する。しかし、前述のようにトラン ジスタMP2はこの時ゲートとドレイン電極が短絡に近 い状態となるため、そのデート電極電位もハイレベル側 に上昇する。

【0033】これはトランジスタMP2を常に出力抵抗 の高い飽和領域で動作させ、かつ正相出力OTPの電位 が上昇するほど出力抵抗を高くしてスルーレートを下げ る負帰還効果がある。この理由は、ゲート・ドレイン電 機関の過縮が起った場合、トランジスタMP2のソース ドレイン電機間の抵抗rds(MP2)が次式で示される ことにより明らかである。

[0034] rds[MP2] = $1 / \{Kp (W/L) (V DD-V[OTP] - V th[MP2])\}$

但し、KpはトランジスタMP2のシリコン酸化酸の単位面積容量と正孔の移動度で決まるトランスコングクタンス、W/LはトランジスタMP2のチャネ小幅、タネル長の比、VDDは電源端子電位、V[0TP] は正相出力OTPの電位、Vth[WP2] はトランジスタMP2ののしもい値の絶対値とする。この式によれば、正相出力OTPの電位、VDTP] がVDD-Vth[WP2] となった時、rds[WP2] が無限大となり、正相出力OTPの電位はVDD-Vth[WP2] 以上の電位には上昇しない。つまり電源場での低が、CDTP」以上の電位にないというからないではないのではないといるないのではないといるからないにといるからないといるが会かる。

[0035] しかし、これは第1の疑似インバータ13 のトランジスタMN1がいっまでも非導通とならないことを条件としているが、本実施形態では、このトランジスタMN1のツース型極電位がV[0TP] と同じである。このV[0TP] と同じべんでいい。トランジスタMN1のゲートソース問電比Vgs[DNI] を吹させ、さらにこの電比Vgs[DNI] がトランジスタMN1のしきい催Vthomap Level L

【0036】つまり、VDD-Vth[MNI]がVDD-Vth[MP2]より小さく、Vth[MNI]がVth[MP2]より大きければ、トランジスタMN1がトランジスタMP2のゲート電極電位の上昇はこの電位で止まってしまう。これはトランジスタMP2のゲート・ソース間電圧がVth[MP2]以下とならないことを示し、トランジスタMP2は常に溝通となる。これが常に溝通であれば、そのドレイン電流が極小となった時、トランジスタMP2が非飽和鏡域動作となり、そのドレイン・ソース間電圧はゼロに近似端子の電位にまで上昇することを示している。

これを契約すると、正相人力INにハイレベル信号が人 力された時、正相出力のTPにはハイレベル信号として VDDに近い値が出力すれる場合と、正相出力のTPのハ イレベル信号がVDD-V[OTP]となる場合の2通りがあ り、これはトランジスタMP2、MN1のしきい値の大 小で決定され、通常は前者のハイレベル信号が出力され ることが多い。

【0038】次に、正利人力INの入力信号がハイレベルからロウレベルに変化する場合の正相出力のTPの信号変化を説明する。トランジスタMP2のゲート・ソース間電位はその直前の状態として、トランジスタMP2の状態となっている。この状態から正相入力INがロウレベルに変化することにより、トランジスタMP1が導通、トランジスタMP1が構造となり、トランジスタMP2のゲート電極電位は電源電どなりのに近い電位に変化し、トランジスタMP2は非導通となる。

【0039】一方トランジスタMN2のゲート電極の人力は、止相入力INの直後のインバータ21の出力となっているので、正相入力INがハイレベルからロウレベルに変化すると、トランジスタMN1はインバータ21の信号反転を受けて、す単、非導通から導通こと変わる。この変化は、逆相出力のTNの信号/運延が3段のインバータ21、31、41であるに対し、正相出力のTPがインバータ21とトランジスタMN2の2段であるので、こと正相出力OTP側の信号変化が早いと考えられる。

■ 10 0 4 0] 以上のことから、トランジスタMP2が非 導通、トランジスタMN 1 が導通となり、正相出力のT Pもハイレベルからロウレベルに変化する。ここで注目 すべきことは、トランジスタMP2は正相人力 1 Nが変 化して非導通になる前に、そのゲート・ソース電圧がし きい値に近い値となっていることであり、これは電源側 からドレイン電機側に供給する能力が既に可成り小さい ことを示している。つまり正相出力のTPがイレベル からロウレベルに変化している瞬間、瞬間的にトランジ スタMP2, MN 1 が両方とも導通になっても、通常の インバータ2 1, 3 1, 4 1 にあるような質通電流が非 常に小さくなる。これは正相出力のTPの信号立下り時 間を非常に速くし、かつ質過電流を小さくできたことに よる差動信号生成回路 1 6 の消費電流の平均値やビーク 値を小さできると考えられる

【0041】このように楽劇信号生成回路16は、正相 入力1Nに対して正相出力のTPと逆相出力のTNと起 出力するが、その出力は正相出力のTPが逆相出力のT Nに対して、その立上り時間が遅く、立下り時間が早い といえる。そのため2つの出力の信号変化時の電位レベ ルが等しくなる電圧交点は低電位側に生することなる。 (0042】この実施形態の回路を、図8(a)のよう に接続して温度解析検証を行った結果を説明する。各ト ランジスタのサイズは従来例と同等のものとし、電源電 圧 VDDは3.3 V、接地電位を 0 V とし、P c h, N c MO S トランジスタM P 1, MN 1 のサイズは、1 倍 のインバータのトランジスタサイズと同じとし、第 2 の 延似インバータ 1 4 も同様に 3 倍のインバータ 4 1 と同 じとする (MP 2 のチャネル幅 2 0 μ m, MN 2 のチャ ネル幅 8 μ m)。またクロックとデータ入力は図 1 1 (a)、(b)と同様とする。

【0043】本実施形態において、第1の疑似インバー タ13のトランジスタMN1がバックゲート効果が生じ ないように、そのバックゲートをソース電極に接続して 過渡解析検証を行った。図4 (a), (b) はこの場合 の差動信号生成回路16の正相出力〇TPと逆相出力〇 TNの出力波形を示す。この解析結果から得られるトラ ンジスタMP2, MN1のしきい値はそれぞれ0.65 V, O. 6 Vとなり、V th [MP2] がV th [MN1] より 大きいことが分る。この場合、逆相出力の波形」は通常 のインバータ42の出力であるため、電源電圧3.3V と接地電位0Vとの間のフルスイングとなっている。。 【0044】これに対し正相出力波形Hはハイレベルが 3. 3-0. 65=2. 65V前後までしか上昇しない ことが分る。さらに各電圧波形交点P,Rもそれぞれ 4.0.6 Vの低い電位で交差している。そのため そのため従来例のように、差動スイッチ18のトランジ スタMP4、MP5が同時に非導通となる欠点が改善さ れている。さらにトランジスタMP4、MP5のゲート への差動入力は信号振幅が小さいため、電流出力端子I O. IONに漏れるゲート電位変動による輻射ノイズを 小さく抑えられる。これはVth[MP2]がVth[MN1] より大きいことが条件であるため、しきい値Vthに注 意が必要である。

【0045】実際に用いる回路では、トランジスタMN のパックゲートによるしきい値上昇があるため、V t h [MP2] がV t h [MN1] よい小さいことが多い。これは、トランジスタMN 1 のパックゲートを接地電位に接続して実現できる。この場合の過速解析検証結果は、図 4 (b) にトランジスタM P 2 のゲート電位変化を示し、このデータからトランジスタM P 2 、MN 1 のしきい値はそれぞれり。65 V、1 .0 Vとなった。この場合のゲート電極電位は、正相入力 1 Nがロウレベルの時に発源電位は、正相入力 1 Nがロウレベルの時に発源電位3、3 V、ハイレベルの時にトランジスタM N 1 が非導通となる V DD − V t h [MN1] = 3 .3 − 1 .0 = 2 .3 V と考れられ、図4 (b) でも一致していることが合かる。

【0046】さらに図5(a)に差動信号士成回路16 の正相出力波形11とその逆相出力波形 Jを示す。この図 から正相出力波形11は電源電位と接地電位との間をフル スイングしており、その電圧波形交点 P. Rもそれぞれ 0、4V, O. 6V前後であることが分かる。また電波 出力端子10の電流スパイク波形 Lも図6(a)に示す ように、従来の電流スパイク波形(図12(a),

(b)) より半分以下となっている。

【0047】さらに図7 (a) にはDFF17と差動信 号生成回路16とを含む消費電流を示す。これを、図1 6 (a) の消費電流が最小の従来例と比較すると、ビー 年流は従来例が3.96mAに対し本実施形態が3. 54mA、平均電流は従来例が238μAに対し本実施 形態が207μAと改善されている。また、図16

(b) のスパイク電流が小さい従来例の消費電流波形と 比較すると、ピーク電流、平均電流とも本実施形態の方 が60%程度改善されている。

【0048】図2は本発明の第2の実施形態の回路図である。この回路は、図1とは逆に正相出力OTPの立上的時間を遅く、立上り時間を速くしたもので、N型半導体基板上に差動信号生成回路16を設けたものである。

体金板上は敷削高寸上収២前16を設けたものでありたり。 「〇04号」この回路は、インバータ210世別から の疑似インバータ14のトランジスタMP2のゲート電 極を接続し、第1の眨似インバータ13の出力に第2の 髪似インバータ14のトランジスタMN2のゲート電構 を接続し、第1の疑似インバータ13のトランジスタM P13、MN2のソース電極をそれぞれ正相出力の丁 ト接地端子に接続している。これ以外の疑似インバー タ13の入力、ダインバータ21、31、41の接続は第 1の実施形態と同じである。

【0050】図3は本発明の第3の実施形態の回路図で あり、差動信号生成回路16として図1の第1、第2の 疑似インバータ13、14を2組づつ使用して、図1で は正相出力OTPのみ立上り時間を遅くしたが、逆相出 カOTNの側にも適用した場合である。この回路によ り、図1のインバータ41で流れていた大きな貫通電流 をなくすことができ、さらに全体のピーク電流も小さく することができる。この回路は、正相入力INを入力と する反転回路群15と、第1~第4の疑似インバータ1 3A、B、14A、Bの5ブロックから構成される。 【0051】反転回路群15は、インバータ32,3 3、22を直列接続している。インバータ32は、正相 入力INを入力とし出力を疑似インバータ14Aのトラ ンジスタMN21のゲート電極に接続し、インバータ3 3は、出力を疑似インバータ13Aの入力と疑似インバ ータ14BのトランジスタMN22のゲート電極に接続 し、インバータ22は、出力を疑似インバータ13Bの の入力に接続している。第1、第3の疑似インバータ1 3A、Bの回路は、第1の疑似インバータ13と同様 で、第2、第4の疑似インバータ14A、Bの回路は、 第2の疑似インバータ14と同様である。

【0052】また、第1の疑例インバータ13Aの出力 は第2の疑例インバータ14Aの入力に接続し、この疑 似インバータ14Aの出力を正相出力OTPとしてい る。同様に、第3の疑似インバータ13Bの出力は第4 の疑似インバータ14Bの入力に接続し、この疑似イン バータ14Bの出力を逆相出力OTNとしている。この 回路動作も第1の実施形態の動作説明から同様に説明す ることができる。

【0053】 次に、この回路の過機解析検証を行った結果を視明する。この場合、インパータ32、33、22の大きさはそれぞれ最小インバータの2倍。2倍、1倍とし、第1~第4の疑似インバータ13A、B、14A、Bは疑似インバータ13、14と同じサイズとし、これ以外の繋 ドで同じ符号ものは同じサイズとし、【0054】この過渡解析による差動信号生成回路16

八、日は映図中、フ・3、1年10日のイスとする。 「0054】この過渡解析による差動信号生成回路16 の正相出力源形日とその迎相出力波形1を図5(b) に、また電流出力端子10の電流スパイク速形上を図6 (b)に、その消費電流波形を図7(b)にそれぞれ示す。図5(b)のように、電圧波形交流皮が第1の実施 形態の場合より低下し、0.1V程度となり、また図6 (b)のように、電流スパイク変形上は境ルとなった。 また消費電流波形は図7(b)のように、平均電流は第 1の実施形態より素干数が多くなったので若干大きく2 24 m人となったが、ビーツ電流は2、79mとを動へ

となり、このピーク電流が改善されたことが分かる。 【0055】なお、これら過渡解析検証の結果では、

4.5 n S で電流切換之動がが実現できるので、CMO S構成による最高動作周波数として220MH z が達成 可能である。また、この発明の整動信号生成四路を電流 出力型のD / A変換器に用いた場合、デジタル回路部の 消費電流を、従来例と比較して最大40%程度減少させ ることができる。

【0056】また、これら実施形態は、差動増幅回路や 差動スイッチ回路の他に、正相・逆相の出力が必要なクロックドライバなどに適用することもできる。

[0057]

【発明の効果】以上説明したように本発明の差動信号生 成回路は、素子数の少ない構成ができると共に、平均消 費電流も最も少なくすることができ、さらに電流出力端 子からの電流スパイクも少なくできるため、高速の電流 切換え動作を実現することができる。

【0058】さらに、NchMOSトランジスタのしきい値をPchMOSトランジスタのしきい値はり小さく た場合、差動スイッチの人力信号の信号板幅を鑑潔電 圧よりPchMOSトランジスタのしきい値分小さくで き、差動スイッチのPchMOSトランジスタのゲート ・ドレイン同オーバラップ容量を介して電流出力端子に 漏れるノイズを小さく抑えることができる。

【図面の簡単な説明】

【図1】本発明の差動信号生成回路の第1の実施の形態 を説明する回路図である。

【図2】 本発明の第2の実施の形態を説明する回路図で ある

【図3】本発明の第3の実施の形態を説明する回路図で ある。 【図4】図1の回路でトランジスタMP2のしきい値が トランジスタMN1のしきい値より大きい場合および小 さい場合の出力波形図である。

【図5】図1および図2の回路でトランジスタMP2の しきい値がトランジスタMN1のしきい値より小さい場 合の出力波形図である。

【図6】図5 (a), (b)において差動スイッチ18 を動作させた場合の出力端の電流波形図である。

【図7】図5 (a), (b) において差動スイッチ18 を動作させた場合のブロック16, 17で消費する電流 波形図である。

【図8】従来の差動スイッチ18を駆動する回路のブロック図である。

【図9】従来の差動スイッチ18を駆動する差動信号生成回路16の三例を示す回路図である。

【図10】従来のDFF17の二例を示す回路図であ

【図11】 これら回路に入力されるクロック (CK, CKN) および入力データ (DATA) の入力波形図である

[図12] 図9の差動信号生成回路16の動作をインバータの条件を変えて動作させた時の出力波形図である。 [図13] 図9(a),(b)の差動信号生成回路16の動作を辞明する出力波形図である。

【図14】図12(a), (b)の場合で差動スイッチ 18を動作させた場合の出力端の電流波形限である。 [図15]図13(a), (b)の場合で差動スイッチ 18を動作させた場合の出力端の電流波形図である。 【図16]図13(a), (b)の場合で差動スイッチ 18を動作させた場合のプロック16,17で消費する 電流波形制である。

【符号の説明】 13,13A,B,14,14A,B 疑似インバー

15 反転回路群

16 差動信号生成回路

17A, B DFF (フリップフロップ) 18 差動スイッチ

21~25, 31~36, 41~43, 51~57 インバータ

MN1~36 NチャネルMOSトランジスタ

MP1~36 PチャネルMOSトランジスタ CK、CLK : 正相、逆相クロック人力

D. DATA データ入力

E. F 正相、逆相クロック波形

E, F 11.10 (2.10) 1 2 / 100/10

G データ入力波形

H, J 正相、逆相出力波形 IN, INN 正相、逆相入力

IO, ION 電流出力端子

K ゲート電位波形


L 電流スパイク波形

N 出力電流波形


OP, ON 正相、逆相データ出力

OTP, OTN 正相、逆相データ出力 P, R 電圧波形交点


[図1]



[図2]



[図3]



【図4】

